用在一记忆体之可变再新控制

摘要

一种记忆体(10)包括一可变再新控制电路(20)，该可变再新控制电路可用于控制一使用一电容器来储存资料的记忆体阵列(12)之再新速率。在一实施例中，以不同的速率再新复数个测试记忆体单元(30、32、34及36)之每一测试单元。并提供了一监控电路(18)用于监控该等复数个测试记忆体单元之每一单元的储存逻辑状态，并相应地调整该记忆体阵列(12)之再新速率。在另一实施例中，一可变再新控制电路(20')包括复数个测试记忆体单元(70、72、74及76)，其中该等复数个测试记忆体单元以相同的速率再新，但在实施时，该等测试记忆体单元(70、72、74及76)之每一单元具有不同于其他测试记忆体单元的电荷储存容量。该监控电路(18)监控该等复数个测试记忆体单元(70、72、74及76)之每一单元的储存逻辑状态，并相应地调整该记忆体阵列(12)之再新速率。

主权项

一种记忆体，包括：要求周期再新以维持所储存资料之复数个记忆体单元；一可变再新控制电路，其包括复数个测试记忆体单元，该等复数个测试记忆体单元之每一单元都包括一电容器，用于储存表示一储存逻辑状态的电荷，且该等复数个测试记忆体单元之每一单元以不同于该等复数个测试记忆体单元之其他测试记忆体单元之速率被再新；以及一监控电路，用于监控该等复数个测试记忆体单元之每一单元之储存逻辑状态，以及相应地调整该等复数个记忆体单元之再新速率。