| 主权项 |
一种互补式金氧半交变电容放大器，其中包括：一全差动式运算放大器；一第一靴带式开关，该第一靴带式开关之第一端耦接一正端差动输入信号；一第二靴带式开关，该第二靴带式开关之第一端耦接一负端差动输入信号；一第一与一第二NMOS开关，该第一NMOS开关之第一与第二端分别耦接该全差动式运算放大器的一负输入端与该第二NMOS开关之第一端，该第二NMOS开关之第二端耦接一电源地端；一第三与一第四NMOS开关，该第三NMOS开关之第一与第二端分别耦接该第四NMOS开关之第二端与该全差动式运算放大器的一正输入端，该第四NMOS开关之第一端耦接该电源地端；一第三靴带式开关，该第三靴带式开关之第一端耦接该全差动式运算放大器的一正输出端；一第四靴带式开关，该第四靴带式开关之第二端耦接该全差动式运算放大器的一负输出端；一第五靴带式开关，该第五靴带式开关之第一与第二端分别耦接该第三靴带式开关之第二端与一共模电压；一第六靴带式开关，该第六靴带式开关之第一与第二端分别耦接该共模电压与该第四靴带式开关之第一端；一第一电容，该第一电容的两端分别耦接该第一靴带式开关之第二端与该全差动式运算放大器的一负输入端；一第二电容，该第二电容的两端分别耦接该全差动式运算放大器的一负输入端与该第三靴带式开关之第二端；一第三电容，该第三电容的两端分别耦接该第二NMOS开关之第一端与该全差动式运算放大器的一正输出端；一第四电容，该第四电容的两端分别耦接该第二靴带式开关之第二端与该全差动式运算放大器的一正输入端，该第四电容之电容值与该第一电容相同；一第五电容，该第五电容的两端分别耦接该全差动式运算放大器的一正输入端与该第四靴带式开关之第一端，该第五电容之电容值与该第二电容相同；一第六电容，该第六电容的两端分别耦接该第四NMOS开关之第二端与该全差动式运算放大器的一负输出端，该第六电容之电容值与该第三电容相同；一第七靴带式开关，该第七靴带式开关之第一与第二端分别耦接该第一靴带式开关之第二端与该共模电压；一第八靴带式开关，该第八靴带式开关之第一与第二端分别耦接该共模电压与该第二靴带式开关之第二端；其中，该第五与该第六靴带式开关由一第一控制信号控制，该第三与该第四靴带式开关由一第二控制信号控制，该第一与该第三NMOS开关由一第三控制信号控制，该第二与该第四NMOS开关由一第四控制信号控制，当该互补式金氧半交变电容放大器以一非反相模式运作时，该第一与该第二靴带式开关由该第一控制信号控制，该第七与该第八靴带式开关由该第二控制信号控制；当该互补式金氧半交变电容放大器以一反相模式运作时，该第一与该第二靴带式开关由该第二控制信号控制，该第七与该第八靴带式开关由该第一控制信号控制；其中，在一重设状态时，该第一与该第三控制信号为高准位、并且该第二与该第四控制信号为低准位；在一有效输出状态时，该第一与该第三控制信号为低准位并且该第二与该第四控制信号为高准位；其中，该第三控制信号之相位略微领先该第一控制信号，该第四控制信号之相位略微领先该第二控制信号；其中上述靴带式开关包括：一输入端与一输出端，可选择性地作为上述第一端与第二端；一第一、一第二、与一第三NMOS电晶体，该第一、该第二、与该第三NMOS电晶体之闸极耦接在一起，该第一NMOS电晶体之源极与汲极分别耦接该第二NMOS电晶体之汲极与该第三NMOS电晶体之汲极，该第二与该第三NMOS电晶体之源极耦接在一起，该第一电晶体之源极耦接该输入端，该第一电晶体之汲极耦接该输出端；一第四NMOS电晶体，该第四NMOS电晶体之源极与汲极分别耦接该电源地端与该第一NMOS电晶体之闸极，该第四NMOS电晶体之闸极由一控制信号控制，当该控制信号为低准位时，该第四电晶体导通；一第五NMOS电晶体、一第六NMOS电晶体、以及一电容，该电容之第一与第二端分别耦接该第五NMOS电晶体之源极与该第六NMOS电晶体之汲极，该第五NMOS电晶体之汲极耦接一电源电压，该第六NMOS电晶体之源极耦接该电源地端，该电容之第二端耦接该第二NMOS电晶体之源极；一时脉乘法器，在该控制信号为低准位时导通该第五与该第六NMOS电晶体，以对该电容充电；一第一PMOS电晶体、与一第七NMOS电晶体，该第一PMOS电晶体之源极与汲极分别耦接该电源电压与该第七NMOS电晶体之汲极，该第七NMOS电晶体之源极耦接该电容之第二端，该第一PMOS电晶体之闸极与该第七NMOS电晶体之闸极耦接该控制信号；以及一第二PMOS电晶体，该第二PMOS电晶体之源极与基板连接在一起并且耦接该电容之第一端，该第二PMOS电晶体之闸极与汲极分别耦接该第七NMOS电晶体之汲极与该第一NMOS电晶体之闸极。 |
