半导体存储装置及其操作方法

摘要

一种半导体存储装置包括延迟锁定环，其用于生成对应于参考时钟信号与反馈时钟信号之间的检测到的相位差的延迟控制信号、延迟锁定环(DLL)时钟信号和反馈时钟信号。该存储装置还包括：延迟时间测量装置，其用于测量参考时钟信号与反馈时钟信号之间的第一延迟程度并且输出延迟测量值；和输出启用信号生成装置，其用于使与外部时钟信号同步的读命令信息延迟参考时钟信号与DLL时钟信号之间的第二延迟程度。输出启用信号生成装置通过根据延迟测量值及列地址选通(CAS)延时信息而使读命令信息与DLL时钟信号同步，来生成作为最终输出启用信号的读命令信息。

主权项

1.一种半导体存储装置，包括：延迟锁定环，被配置为通过检测参考时钟信号与反馈时钟信号之间的相位差而生成对应于检测到的所述相位差的延迟控制信号，并且通过使所述参考时钟信号延迟对应于所述延迟控制信号的量而生成延迟锁定环(DLL)时钟信号，并且使所述反馈时钟信号延迟DLL延迟时间，所述DLL时钟信号将由实际时钟/数据路径而延迟所述DLL延迟时间；延迟时间测量装置，被配置为响应于与外部时钟信号同步的锁定结束信息而测量所述参考时钟信号与所述反馈时钟信号之间的第一延迟程度并且将所述第一延迟程度作为延迟测量值来输出；和输出启用信号生成装置，被配置为使与所述外部时钟信号同步的读命令信息延迟所述参考时钟信号与所述DLL时钟信号之间的第二延迟程度，并且通过响应于所述延迟测量值和列地址选通(CAS)延时信息二者使所述读命令信息与所述DLL时钟信号同步而生成作为最终输出启用信号的所述读命令信息。