发明名称 |
存储单元和形成存储单元的方法 |
摘要 |
一种存储单元和形成存储单元的方法。本发明公开具有两个通栅n-FET、两个上拉p-FET和两个下拉n-FET的在SOI、块体或HOT晶片上的SRAM单元,以及制造SRAM单元的相关方法。通栅FET和下拉FET是非平面全耗尽finFET或三栅FET。下拉FET包括具有相对于通栅和上拉FET的更大沟道宽度和更大栅长度的从而具有更大驱动电流的非平面部分耗尽三栅FET。另外,分别为了最佳电子迁移率和空穴迁移率,n-FET和p-FET的沟道可以包括具有不同晶向的半导体。 |
申请公布号 |
CN100576548C |
申请公布日期 |
2009.12.30 |
申请号 |
CN200610144673.X |
申请日期 |
2006.11.14 |
申请人 |
国际商业机器公司 |
发明人 |
艾德华·约瑟夫·诺瓦克;布伦特·阿兰·安德森 |
分类号 |
H01L27/11(2006.01)I;H01L21/8244(2006.01)I |
主分类号 |
H01L27/11(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
秦 晨 |
主权项 |
1.一种存储单元,包括:两个通栅晶体管,每个通栅晶体管包括第一沟道和跟所述第一沟道相邻的第一栅;两个上拉晶体管,每个上拉晶体管包括第二沟道和跟所述第二沟道相邻的第二栅;以及两个下拉晶体管,每个下拉晶体管包括具有顶面和相对侧壁的部分耗尽的第三沟道以及跟所述顶面和所述相对侧壁相邻的第三栅,其中所述通栅晶体管、上拉晶体管为非平面全耗尽多栅场效应晶体管,下拉晶体管为非平面部分耗尽多栅场效应晶体管,所述第三沟道比所述第一沟道和所述第二沟道更宽,以及所述第三栅比所述第一栅和所述第二栅更长。 |
地址 |
美国纽约 |