发明名称 |
多处理器系统及其动态省电方法 |
摘要 |
本发明提供一种多处理器系统及其动态省电方法。此多处理器系统包括多个处理器及一个芯片组。每一个处理器均包括多个标准总线请求脚位及一个特定总线请求脚位,而各个处理器的标准总线请求脚位分别与其他处理器的标准总线请求脚位交互连接。芯片组耦接至各个处理器的特定总线请求脚位以侦测这些特定总线请求脚位上的控制请求信号。当有侦测到控制请求信号时,即将与处理器相连接的输入缓冲器启动,以供处理器通过此输入缓冲器存取数据;反之,当没有侦测到控制请求信号时,则将输入缓冲器关闭。本发明可根据是否有处理器对于总线的控制请求信号,将输入缓冲器开启或关闭,进而达到省电的功效。 |
申请公布号 |
CN101604201A |
申请公布日期 |
2009.12.16 |
申请号 |
CN200910161322.3 |
申请日期 |
2009.07.20 |
申请人 |
威盛电子股份有限公司 |
发明人 |
何宽瑞 |
分类号 |
G06F1/32(2006.01)I;G06F13/14(2006.01)I;G06F15/163(2006.01)I |
主分类号 |
G06F1/32(2006.01)I |
代理机构 |
北京林达刘知识产权代理事务所 |
代理人 |
刘新宇;王 璐 |
主权项 |
1.一种多处理器系统,其特征在于,包括:多个处理器,每一所述处理器包括多个标准总线请求脚位及一特定总线请求脚位,其中各所述处理器的所述标准总线请求脚位分别与其他处理器的标准总线请求脚位交互连接;以及一芯片组,耦接至各所述处理器的该特定总线请求脚位,并侦测所述特定总线请求脚位上的一控制请求信号,其中:当该芯片组侦测到该控制请求信号时,启动与所述处理器相连接的一输入缓冲器,以供所述处理器通过该输入缓冲器存取数据;以及当该芯片组没有侦测到该控制请求信号时,关闭该输入缓冲器。 |
地址 |
中国台湾台北县 |