| 主权项 |
1.一种无接触积体电路卡,其包含:一解调幅电路,其接收一已以数位资料振幅移位键控法调变(ASK-modulated)之载波,并解调幅该振幅移位键控法调变(ASK-modulated)载波以回复该数位资料;及一暂停装置,其在该数位信号値内并无改变之可能性之期间,藉由该解调幅器电路暂停该解调幅。2.如申请专利范围第1项所述之无接触积体电路卡,其中该解调幅器电路包括:一检测器电路,其检测该振幅移位键控法调变(ASK-modulated)载波之一包封;一参考电压产生器电路,其输出一参考电压;一差分电路,其由该检测器电路接收该包封,并根据该参考电压输出该接收包封之差分构件;及一比较器电路,其包括一用以接收该差分电路之该输出之第一输入端子、一用以接收该参考电压产生器电路之该输出之第二输入端子,该比较器电路比较该第一输入端子之电压与该第二输入端子之电压,若该等二电压间之差超过一预设値,则反向该输出端子之一输出。3.如申请专利范围第2项所述之无接触积体电路卡,其中该暂停装置包括:一短路电路控制电路,其于数位信号値内无改变资料値之可能性之期间短路该第一输入端子与该第二输入端子;及一短路电路接制信号输出电路,其输出一短路控制电路控制信号予该短路电路控制电路,以指示数位信号値内无改变资料値之可能性之该等期间。4.如申请专利范围第3项所述之无接触积体电路卡,其中该短路电路控制电路为一电晶体,该电晶体之源极与汲极被联接至该比较器电路之该等第一与第二输入端子之不同端子,且该电晶体之闸极接收该短路电路控制信号。5.如申请专利范围第4项所述之无接触积体电路卡,其中该短路电路控制信号输出电路包括;一时钟产生器电路,其产生一时钟信号;一计数器,其计数该时钟信号之边缘数目;及一控制装置,其试验控制,于该计数器内之计数达到一预设数目时,使该短路电路控制信号被判定。6.如申请专利范围第5项所述之无接触积体电路卡,其更包含一记忆体,该记忆体于该控制装置之控制下储存该回复数位资料,其中该控制装置于该短路电路控制信号继续判定之期间存取该记忆体。7.如申请专利范围第2项所述之无接触积体电路卡,其中该差分电路系一CR时间常数电路,且其中该暂停装置包括:一时间常数递增电路,其于该数位资料内之资料値无改变可能性之期间,将该CR时间常数电路之一时间常数维持于一较高准位;及一时间常数控制信号输出电路,其输出一时间常数信号予该时间常数递增电路,以指示该数位资料内之资料値无改变可能性之该等期间。8.如申请专利范围第7项所述之无接触积体电路卡,其中该时间常数递增电路包括:一第一电容器,其系并联连接至一包括于该CR时间常数电路内之第二电容器,及;一开关元件,其系串联连接至该第一电容器,并接收由该时间常数控制信号输出电路而来之该时间常数控制信号。9.如申请专利范围第8项所述之无接触积体电路卡,其中该开关元件系一电晶体,该电晶体之源极或汲极系连接至该第一电容器,且其闸极接收该时间常数控制信号。10.如申请专利范围第7项所述之无接触积体电路卡,其中该时间常数控制信号输出电路包括:一时钟产生器电路,其产生一时钟信号;一计数器,其计数该时钟信号之边缘数目;及一控制装置,其试验控制,于该计数器内之计数达到一预设数目时,使该时间常数控制信号被判定。11.如申请专利范围第10项所述之无接触积体电路卡,其更包含一记忆体,其于该控制装置之控制下储存该回复数位资料,其中该控制装置于该时间常数控制信号继续判定之期间存取该记忆体。12.如申请专利范围第2项所述之无接触积体电路卡,其中该比较器电路于较高与较低临界値间具有一与该参考电压有关之磁滞,该较高临界値为该预设値与该参考电压之和,且该较低临界値为该预设値与该参考电压之差,其中该暂停装置包括一磁滞控制信号输出电路,其输出一磁滞控制信号予该比较器电路,以指示该数位资料内之资料値无改变可能性之该等期间,且其中该比较器电路包括一磁滞控制电路,其于该数位资料内之资料値无改变可能性之该等期间,将该预设値维持于一较高准位,藉此将该磁滞之宽度维持于一较大准位。13.如申请专利范围第12项所述之无接触积体电路卡,其中该磁滞控制信号输出电路包括:一时钟产生器电路,其产生一时钟信号;一计数器,其计数该时钟信号之边缘数目;及一控制装置.其试验控制,于该计数器内之计数达到一预设数目时,使该磁滞控制信号被判定。14.如申请专利范围第13项所述之无接触积体电路卡,其更包含一记忆体,该记忆体于该控制装置之控制下储存该回复数位资料,其中该控制装置于该磁滞控制信号继续判定之该等期间存取该记忆体。图式简单说明:第1图显示无接触IC卡系统之一般结构;第2图显示第1图所显示之IC之方块图;第3图显示装备于第2图之IC内之调变/解调变单元内之解调变器电路的释例结构电路图;第4图为显示第3图之解调变器电路内之每一节点电压准位之时序图;第5图为显示根据本发明之第一实施例,装备于无接触IC卡内之调变/解调变单元内之解调变器电路之释例结构电路图;第6图为显示第5图之解调变器电路每一节点之电压准位与解调变暂停信号之波形之时序图;第7图为显示根据本发明之第二实施例,装备于无接触IC卡内之调变/解调变单元内之解调变器电路之释例结构电路图;第8图为根据本发明之第三实施例,装备于无接触IC卡内之调变/解调变单元内之解调变器电路内的比较器的释例结构电路图;第9图为显示第三实施例之解调变电路内之每一节点电压准位与解调变暂停信号之波形的时序图;及第10图为显示作为本发明之变换解调变器电路之释例结构电路图。 |
