发明名称 形成半导体元件之隔离构造的方法
摘要 一种形成半导体元件之隔离构造的方法包含在半导体基板上形成隔离沟渠。在隔离沟渠和基板上,形成第一绝缘层。在第一绝缘层上,形成旋布介电质(SOD)绝缘层,SOD绝缘层填满隔离沟渠且在隔离沟渠的上准位之上延伸。移除提供在隔离沟渠之中的SOD绝缘层,以曝露隔离沟渠的上部,其中隔离沟渠的下部仍然有SOD绝缘层填满。在填满隔离沟渠的下部之SOD绝缘层上,形成第二绝缘层,其中第二绝缘层填满隔离沟渠的上部。
申请公布号 TW200733298 申请公布日期 2007.09.01
申请号 TW095149451 申请日期 2006.12.28
申请人 海力士半导体股份有限公司 发明人 金相德;朴宝旻
分类号 H01L21/76(2006.01) 主分类号 H01L21/76(2006.01)
代理机构 代理人 何金涂;李国光
主权项
地址 韩国