半导体存储装置

摘要

本发明的半导体存储装置，具有对应于读命令预取存储器阵列中所保持的给定位数的数据，与内部时钟同步，将所预取的数据的L位部分并行传送给内部总线的传送控制电路，以及包含有分别保持从内部总线所输入的L位的各个位的L个FIFO缓存，与外部时钟同步，从L个FIFO缓存的各个中按照输入顺序取出保持数据，串行传送到外部的输出缓存电路，L个FIFO缓存的每一个分别具有依次锁存所输入的M位的数据的M位锁存电路，和依次锁存所输入的N(N＞M)位的数据的N位锁存电路，能够有选择地切换M位锁存电路的路径与N位电路的路径。

主权项

1.一种半导体存储装置，具有：传送控制电路，其对应于读命令预取存储器阵列中所保持的给定位数的数据，与内部时钟同步，将作为上述预取的数据的传送单位的L位部分并行传送给内部总线；以及输出缓存电路，其包括有分别保持从上述内部总线被输入的上述L位的各个位的L个FIFO缓存，与外部时钟同步，按照输入顺序从上述L个FIFO缓存的各个中取出保持数据，串行传送到外部，上述L个FIFO缓存的每一个，分别具有依次锁存被输入的M位的数据的M位锁存电路，和依次锁存被输入的N(N＞M)位的数据的N位锁存电路，能够有选择地切换上述M位锁存电路的路径和上述N位锁存电路的路径。