发明名称 一种在处理器中添加旁路来优化片上网络架构的方法
摘要 本发明公开了一种在处理器中添加旁路来优化片上网络架构的方法。本发明的方法是通过在处理器核中添加旁路并增加辅助的模块从而支持低延时的片上网络的架构。本方法实现了处理器不仅可以传输处理完的结果,而且传输处理中的临时保存的中间结果,对于其他节点处理器来说,它们可以得到更多的数据,整个片上网络的处理的功能得到扩展。对于具有更深程度的数据依赖的线程来说,各个线程之间可以进行大量的数据处理与传输,执行的效率更高。本方法通过对处理器的改进,使其更好支持片上网络的架构,更好的发挥片上网络优势。
申请公布号 CN101534251A 申请公布日期 2009.09.16
申请号 CN200910097645.0 申请日期 2009.04.13
申请人 浙江大学 发明人 陈天洲;缪良华;汪达舟;王超;陈剑
分类号 H04L12/56(2006.01)I;G06F9/38(2006.01)I 主分类号 H04L12/56(2006.01)I
代理机构 杭州求是专利事务所有限公司 代理人 林怀禹
主权项 1. 一种在处理器中添加旁路来优化片上网络架构的方法,其特征在于:1)预测下一条指令是否对共享的内存进行读写:在处理器核内添加预测模块,根据指令寄存器和PC的值来预测下一条指令是否对共享的内存、寄存器进行读写,并向多路开关器发送控制信号;2)选择发送数据到附加的锁存器:在处理器核的ALU模块后加入多路开关器,多路开关器输入端口连接处理器的执行周期所得到的结果,输入端口分别连接数据存储器和附加的旁路;实现执行完的结果存储到数据存储器或者添加的锁存器;当从预测模块得到控制信号,那么多路开关器可以选择的发送数据到附加的锁存器,特别是处理器产生的中间结果包括锁,互斥变量,单变量,数组,实现了原本只能存储在本地的临时寄存器的中间结果可以发送给片上网络上的其他节点,同时节约了把数据存入到内存的时间;3)发送数据到处理器L1Cache与片上网络共享的Send Buffer:第一、把L1Cache部分划分为3个部分:发送数据到片上网络的缓冲区,路由表,和存储处理器本身的数据,也分别简称为Send Buffer,Router Table,SMP;第二、把片上网络的路由器的Buffer部分,分为存储转发数据包的Buffer和存储本地的数据包的Buffer,然后把L1Cache的Send Buffer与片上网络的路由器共享,当作路由器的存储本地的数据包的Buffer,从而减少了片上网络的路由器Buffer的大小,实现了片上网络的能耗的降低;第三、将锁存器与Send Buffer连接,当时钟的上升沿到达时,锁存器就把数据发送到L1Cache的Send Buffer中,并等待处理器的发送指令,来把数据注入到片上网络;4)数据注入到片上网络:当处理器执行发送指令的时候,处理器首先把要发送数据的目的地址发送到L1Cache的Router Table,然后把L1Cache的Send Buffer中的数据和RouterTable中的目的地址送到网络接口封装成数据包,再发送到片上网络的路由器,注入到片上网络,避免了处理器从内存读取数据再发送数据的过程,节约一个以上的时钟周期,实现对片上系统的发送数据的优化。
地址 310027浙江省杭州市西湖区浙大路38号