多通道错误修正码电路

摘要

本发明系揭露一种多通道错误修正码电路，其系利用多组编解码器和至少一组除错排序控制模组及资料修正模组来处理一多通道储存媒体内之复数组储存单元，以即时接受多笔传送至多通道储存媒体之资料，并产生相对应之ECC检查码(Code)；也可同时接受多笔储存资料，并进行资料侦错及依序进行资料修正。本发明可有效节省传统错误修正码设计电路所需之逻辑闸数(gate count)、缩小面积，并可据此达成相同资料之保护功能。