| 发明名称 | 时钟信号产生电路及具有此电路的数字电路 | ||
| 摘要 | 一种数字电路系统，其包含有：第一缓存单元，用来接收并暂存数字数据；运算单元，用来依据该第一缓存单元所暂存的该数字数据，运算并产生结果数据；第二缓存单元，用来接收并暂存该结果数据；多相位时钟信号产生单元，用来产生复数个参考时钟信号，其中该些参考时钟信号彼此之间具有不同的相位；第一选择器，用来选择该些参考时钟信号其中之一，以输出第一时钟信号至该第一缓存单元；以及第二选择器，用来选择该些参考时钟信号其中另一，以输出第二时钟信号至该第二缓存单元。 | ||
| 申请公布号 | CN101526830A | 申请公布日期 | 2009.09.09 |
| 申请号 | CN200810083151.2 | 申请日期 | 2008.03.07 |
| 申请人 | 瑞昱半导体股份有限公司 | 发明人 | 陈逸琳 |
| 分类号 | G06F1/04(2006.01)I;H03L7/06(2006.01)I;H03L7/099(2006.01)I;H03K19/0175(2006.01)I | 主分类号 | G06F1/04(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 黄小临 |
| 主权项 | 1.一种数字电路系统，其包含有：第一缓存单元，用来接收并暂存数字数据；运算单元，耦接于该第一缓存单元，用来依据该第一缓存单元所暂存的该数字数据，运算并产生结果数据；第二缓存单元，耦接于运算单元，用来接收并暂存该结果数据；多相位时钟信号产生单元，用来产生复数个参考时钟信号，其中该些参考时钟信号彼此之间具有不同的相位；第一选择器，耦接于该多相位时钟信号产生单元，用来选择该些参考时钟信号其中之一，以输出第一时钟信号至该第一缓存单元；以及第二选择器，耦接于该多相位时钟信号产生单元，用来选择该些参考时钟信号其中另一，以输出第二时钟信号至该第二缓存单元。 | ||
| 地址 | 中国台湾新竹科学园区 | ||