发明名称 | SOI装置及其制造方法 | ||
摘要 | 本发明提供一种绝缘体上覆硅(SOI)装置(53)和制造此种装置的方法。该装置包含耦接于电压总线(100、102)之间并形成于覆盖绝缘体层(32)的单晶半导体层(30)中之MOS电容器(52)、及半导体衬底(34)。该装置包含至少一个用于放电建立在该MOS电容器(52)上之可能有害电荷之放电路径(86、98、180、178)。该MOS电容器具有形成该MOS电容器的第一板(64)的导电电极材料,和于形成第二板的导电电极材料下方的单晶硅层(30)中的杂质掺杂区(60)。第一电压总线(100)耦接至该电容器的该第一板(64)并经由形成在该半导体衬底中的二极管(177)耦接至放电路径,以及第二电压总线(102)耦接至该电容器的该第二板(60)。 | ||
申请公布号 | CN101512764A | 申请公布日期 | 2009.08.19 |
申请号 | CN200780030872.0 | 申请日期 | 2007.07.20 |
申请人 | 先进微装置公司 | 发明人 | M·M·佩雷拉;D·D·吴;J·F·布勒 |
分类号 | H01L27/02(2006.01)I | 主分类号 | H01L27/02(2006.01)I |
代理机构 | 北京戈程知识产权代理有限公司 | 代理人 | 程 伟;王锦阳 |
主权项 | 1、一种制造绝缘体上半导体(SOI)装置(53)的方法,该装置包括半导体衬底(34)、覆盖该半导体衬底的埋置绝缘体层(32)、和覆盖该埋置绝缘体层的单晶半导体层(30),该方法包括下列步骤:形成耦接于第一电压总线(100)与第二电压总线(102)之间的MOS电容器(52),该MOS电容器具有形成该MOS电容器的第一板(64)并且耦接至该第一电压总线(100)的栅电极材料,以及在形成该MOS电容器的第二板并耦接至该第二总线(102)的栅电极材料下方的该单晶半导体层中的杂质掺杂区(60);以及形成放电路径(86、98、180、178),该放电路径(86、98、180、178)耦接该MOS电容器(52)的该第一板(64)至形成在该半导体衬底(34)中的二极管(177)。 | ||
地址 | 美国加利福尼亚州 |