发明名称 |
多线程分组处理体系结构 |
摘要 |
一种网络处理器具有许多新颖的特征,包括多线程处理器阵列、多轮回处理模型和具有硬件管理的分组存储装置的全局分组存储器(GPM)。这些独特的特征允许网络处理器以高数据速率执行高接触型分组处理。网络处理器还可利用基于堆栈的高级编程语言(例如C或C++)来编码。这允许了将软件特征更迅速、更高质量地移植到网络处理器中。当额外的处理特征被添加时,处理器性能也不会严重降低。例如,通过将处理元件分派给不同的有限持续时间到达处理任务和可变持续时间主处理任务,可更智能地处理分组。再循环路径在不同的到达和主处理任务之间移动分组。其他新颖的硬件特征包括将协同处理器操作与多线程处理操作高效混合并提高了缓存亲和力的硬件体系结构。 |
申请公布号 |
CN101512482A |
申请公布日期 |
2009.08.19 |
申请号 |
CN200680001671.3 |
申请日期 |
2006.01.09 |
申请人 |
思科技术公司 |
发明人 |
威尔·伊瑟顿;厄尔·科亨;安迪·费戈哈特;唐纳德·E·斯特斯;约翰·威廉斯 |
分类号 |
G06F9/26(2006.01)I;G06F9/34(2006.01)I;G06F12/00(2006.01)I |
主分类号 |
G06F9/26(2006.01)I |
代理机构 |
北京东方亿思知识产权代理有限责任公司 |
代理人 |
王 怡 |
主权项 |
1. 一种分组处理器,包括:一个或多个处理器,其运行一个或多个线程,每个线程具有关联的线程标识符并且生成虚拟地址;第一存储器映射级,其将所述虚拟地址映射到与不同资源相关联的地址值;以及与所述不同资源中的一个或多个相关联的第二存储器映射级,其将所述地址值映射到所述资源中与所述关联线程标识符相对应的物理地址区域。 |
地址 |
美国加利福尼亚州 |