发明名称 |
半导体装置的制造方法 |
摘要 |
本发明提供即便金属布线疏也形成没有侧蚀刻的、具有良好截面形状的金属布线的半导体装置的制造方法。在形成金属布线的区域附近设置用于配置伪金属布线的区域。在伪金属布线区域形成沟槽,接着,若在形成用于形成金属布线的抗蚀剂图案,则沟槽上的抗蚀剂可增大每单位面积的表面积。然后,如果进行干蚀刻来形成金属布线,就制作出来自该沟槽上的抗蚀剂的有机成分强固的侧壁保护膜,进行各向异性蚀刻,因此形成良好截面形状的金属布线。 |
申请公布号 |
CN101504931A |
申请公布日期 |
2009.08.12 |
申请号 |
CN200910007495.X |
申请日期 |
2009.02.09 |
申请人 |
精工电子有限公司 |
发明人 |
村田通博 |
分类号 |
H01L21/768(2006.01)I;H01L21/3213(2006.01)I;G03F7/16(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
何欣亭;王丹昕 |
主权项 |
1. 一种在半导体衬底上具有金属布线的半导体装置的制造方法,其特征在于包括:在半导体衬底上形成层间绝缘膜的工序;在所述层间绝缘膜及所述半导体衬底上形成用于形成伪金属布线的开口部直径为金属膜厚与抗蚀剂膜厚的合计膜厚的2倍以上且纵横比为1~3的沟槽的工序;在所述层间绝缘膜表面和所述沟槽内面沉积金属膜的工序;在所述金属膜上形成抗蚀剂图案的工序;以及蚀刻所述金属膜使所述层间绝缘膜上的金属布线及所述沟槽内面及周围的伪金属布线相靠近地形成的工序。 |
地址 |
日本千叶县千叶市 |