一种改进型折叠结构ADC

摘要

本发明公开了一种改进型折叠结构ADC，包括粗量化器、细量化器，还包括细量化区间选择器和纠错模块；其中，输入模拟信号分别输入至粗量化器和细量化器，经粗量化器得到的N1位输出MSB[N1-1:0]连接至纠错模块的一输入端，同时经细量化区间选择器得到区间值输入到细量化器中，所述细量化器的N2+2位输出LSB[N2+1:0]作为纠错模块的另一输入端，纠错模块的输出为该ADC的数字输出信号。本发明所述改进型折叠结构ADC节省了芯片的面积，且在细量化器精度允许的情况下，能够在一定程度上纠正粗量化器的精度导致在折叠点处的误差，具有较好的容错性。

主权项

1、一种改进型折叠结构ADC，包括粗量化器(201)、细量化器(203)，其特征在于，该ADC还包括细量化区间选择器(202)和纠错模块(204)；其中，输入的模拟信号分别输入至粗量化器(201)和细量化器(203)，经粗量化器(201)得到的N1位输出MSB[N1-1：0]连接到纠错模块(204)的一输入端，同时经细量化区间选择器(202)得到区间值输入至细量化器(203)，所述细量化器(203)的N2+2位输出LSB[N2+1：0]作为纠错模块(204)的另一输入端，纠错模块(204)的输出为该ADC的数字输出信号，其中，N1为所述粗量化器(201)的量化位数；N2为所述细量化器(203)的量化位数。