发明名称 半导体装置制造方法、制造程序及制造系统
摘要 本发明公开了半导体装置制造方法、制造程序以及制造系统,该半导体装置制造方法包括以下步骤:计算电容、阻抗以及电容变化和阻抗变化,作为在预定范围内改变半导体集成电路的物理布局的结果而生成的量;将半导体集成电路的物理布局划分为各功能组件,并在功能组件单元中对物理布局进行分析;根据所计算出来的电容、所计算出来的阻抗以及所计算出来的电容变化和阻抗变化,并根据为各个功能组件的元件部和布线部设置的延迟表,计算各个功能组件的信号延迟;以及基于所计算出来的各个功能组件的信号延迟并基于对物理布局进行分析的结果,得出构成半导体集成电路的全部功能组件的信号延迟。本发明能够在保持所需精度的同时提高布局设计工作的效率。
申请公布号 CN101482893A 申请公布日期 2009.07.15
申请号 CN200910000777.7 申请日期 2009.01.09
申请人 索尼株式会社 发明人 出羽恭子;佐伯慎一郎
分类号 G06F17/50(2006.01)I;G03F1/14(2006.01)I;G03F7/00(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 北京信慧永光知识产权代理有限责任公司 代理人 陈桂香;武玉琴
主权项 1. 一种用于制造半导体装置的半导体装置制造方法,所述半导体装置制造方法包括以下步骤:计算电容、阻抗以及电容变化和阻抗变化,作为在预定范围内改变半导体集成电路的物理布局的结果而生成的量;将所述半导体集成电路的物理布局划分为功能组件,并在所述功能组件单元中对所述物理布局进行分析;根据所计算出来的电容、所计算出来的阻抗以及所计算出来的电容变化和阻抗变化,并根据为各个所述功能组件的元件部和布线部而设置的延迟表,计算各个所述功能组件的信号延迟;以及基于所计算出来的各个所述功能组件的信号延迟,并基于对所述物理布局进行分析的结果,得出构成所述半导体集成电路的全部所述功能组件的信号延迟。
地址 日本东京