发明名称 |
在沟道区中具有高应力的MOSFET及其制造方法 |
摘要 |
通过取决于掺杂剂浓度的蚀刻或者取决于掺杂剂类型的蚀刻选择性地去除源和漏扩展区,并且在半导体衬底上生长所述源和漏扩展区中的嵌入的应力产生材料,例如SiGe合金或者Si:C合金。可以仅仅在源和漏扩展区中生长嵌入的应力产生材料,或者在源和漏扩展区中和深源区和漏区中生长嵌入的应力产生材料。在一个实施例中,可以使用如下的蚀刻工艺,该蚀刻工艺相对于另一导电类型的掺杂半导体区域选择性地去除一种导电类型的掺杂半导体区域。在另一实施例中,可以使用与取决于掺杂剂浓度的蚀刻工艺,其与对未掺杂的半导体区域有选择性的导电类型无关地除去掺杂的半导体区域。 |
申请公布号 |
CN101483190A |
申请公布日期 |
2009.07.15 |
申请号 |
CN200910001717.7 |
申请日期 |
2009.01.06 |
申请人 |
国际商业机器公司 |
发明人 |
欧阳齐庆;K·T·肖宁伯格;J·耶茨三世 |
分类号 |
H01L29/78(2006.01)I;H01L27/092(2006.01)I;H01L21/336(2006.01)I;H01L21/8238(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
屠长存 |
主权项 |
1. 一种半导体结构,包括:半导体衬底,包含第一半导体材料并且包括具有第一导电类型的掺杂的主体,其中所述主体邻接所述半导体衬底的顶表面;栅电极,包括栅电介质和栅导体,其中所述栅电介质垂直地邻接所述主体;至少一个栅间隔物,包围并且横向地邻接所述栅电极以及垂直地邻接所述半导体衬底的所述顶表面;源扩展区和漏扩展区,其每一个包括第二半导体材料,具有第二导电类型的掺杂,位于所述半导体衬底中,邻接所述栅电介质,从所述顶表面在所述半导体衬底中延伸到半导体衬底中的第一深度,并且自对准到所述栅电极的其中一个侧壁,其中所述第二半导体材料不同于所述第一半导体材料;以及深源区和深漏区,其每一个具有所述第二导电类型的掺杂,位于所述半导体衬底中,横向地邻接所述源扩展区和所述漏扩展区中的一个,从所述顶表面在所述半导体衬底中延伸到第二深度,并且自对准到其中一个栅间隔物外侧壁,其中所述第二深度大于所述第一深度。 |
地址 |
美国纽约 |