发明名称 嵌埋有半导体元件之封装基板及其制法
摘要 一种嵌埋有半导体元件之封装基板,系包括基板本体、半导体晶片、无电镀金属层、第一溅镀金属层、第二溅镀金属层、接触垫、第一介电层及第一线路层,该基板本体具有至少一开口,于该开口中设置该半导体晶片,该半导体晶片具有相对应之主动面及非主动面,于该主动面上具有复数电极垫及设于该主动面上之钝化层,该钝化层具有对应该电极垫之钝化层开孔,而该电极垫、钝化层开孔及其外部周围表面上依序设有该无电镀金属层、第一溅镀金属层及第二溅镀金属层,并于该第二溅镀金属层上设有该接触垫,且该接触垫大于该电极垫,于该基板本体及钝化层上设有第一介电层,并于该第一介电层上设有第一线路层,以及设于第一介电层中之第一导电盲孔以电性连接该接触垫,且该第一线路层并电性连接该第一导电盲孔;俾可于该晶片上形成无电镀金属层、第一及第二溅镀金属层,以提供各该金属层良好的附着效果。本发明复提供一种嵌埋有半导体元件之封装基板之制法。
申请公布号 TW200930173 申请公布日期 2009.07.01
申请号 TW096151343 申请日期 2007.12.31
申请人 全懋精密科技股份有限公司 发明人 许诗滨;贾侃融
分类号 H05K1/18(2006.01) 主分类号 H05K1/18(2006.01)
代理机构 代理人 陈昭诚
主权项
地址 新竹市科学园区力行路6号