适用于维特比解码器记忆体架构及其运作方法

摘要

在通讯系统中，维特比解码器系为一种不可或缺的模组，其中其功率及解码长度系受到限制。本发明系为一种适用于维特比解码器之低功耗低延迟生存记忆体架构及其运作方法，其系藉由提供复数个前向循迹单元、复数个第一讯号选择单元、复数个第二讯号选择单元以及一第三讯号选择单元，藉由使前向循迹单元之内容交换的次数减少，以降低维特比解码器的功率消耗。如此，可更为适用于需要低耗能特性之行动通讯装置。