| 发明名称 | 半导体元件的制造方法 | ||
| 摘要 | 本发明提供一种半导体元件的制造方法，包括提供基底，该基底包括存储单元区与周边电路区。基底上已依序形成有第一导体层与掩模层。接着，移除部分的第一导体层、掩模层及基底，以形成多个隔离结构，且存储单元区的隔离结构的密度大于周边电路区的隔离结构的密度。然后，移除残留于存储单元区的掩模层。接着，图案化残留于周边电路区的掩模层，以形成图案化掩模层。图案化掩模层的密度约等于存储单元区的隔离结构的密度。之后，于基底上形成第二导体层。接着，进行平坦化工艺，移除部分第二导体层，至暴露出隔离结构的表面。 | ||
| 申请公布号 | CN101452882A | 申请公布日期 | 2009.06.10 |
| 申请号 | CN200710196656.5 | 申请日期 | 2007.11.29 |
| 申请人 | 力晶半导体股份有限公司 | 发明人 | 朱建隆;刘建宏 |
| 分类号 | H01L21/82(2006.01)I;H01L21/8239(2006.01)I | 主分类号 | H01L21/82(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波 |
| 主权项 | 1. 一种半导体元件的制造方法，包括：提供基底，该基底包括存储单元区与周边电路区，该基底上已依序形成有第一导体层与掩模层；移除部分的该第一导体层、该掩模层及该基底，以形成多个隔离结构，其中该存储单元区的该些隔离结构的密度大于该周边电路区的该些隔离结构的密度；移除残留于该存储单元区的该掩模层；图案化残留于该周边电路区的该掩模层，以形成图案化掩模层，该图案化掩模层的密度约等于该存储单元区的该些隔离结构的密度；于该基底上形成第二导体层；以及进行平坦化工艺，移除部分该第二导体层，至暴露出该些隔离结构的表面。 | ||
| 地址 | 中国台湾新竹科学工业园区 | ||