| 发明名称 | 减少半导体器件中衬底电流的方法 | ||
| 摘要 | 本发明公开了一种减少半导体器件中衬底电流的方法，通过在硅衬底上生长两层外延层，其中第一外延层选用宽禁带半导体材料，第二外延层选用单晶硅，并且所选的宽禁带半导体材料与硅的晶格间具有较好的匹配性，然后通过将器件的PN结形成在所述第一外延层上，从而起到了降低半导体器件中PN结的漏电流的作用，进而降低了衬底电流，提高了半导体器件的可靠性。 | ||
| 申请公布号 | CN101452836A | 申请公布日期 | 2009.06.10 |
| 申请号 | CN200710094377.8 | 申请日期 | 2007.12.06 |
| 申请人 | 上海华虹NEC电子有限公司 | 发明人 | 钱文生;吕赵鸿 |
| 分类号 | H01L21/20(2006.01)I;H01L23/00(2006.01)I | 主分类号 | H01L21/20(2006.01)I |
| 代理机构 | 上海浦一知识产权代理有限公司 | 代理人 | 周 赤 |
| 主权项 | 1、一种减少半导体器件中衬底电流的方法，其特征在于，包括：首先，在硅衬底上生长第一外延层，且所述第一外延层选用宽禁带半导体材料；然后，在所述第一外延层的上生长第二外延层，且所述第二外延层为单晶硅。 | ||
| 地址 | 201206上海市浦东新区川桥路1188号 | ||