发明名称 电压发生电路和半导体集成电路器件
摘要 第一电流流过第一晶体管的发射极,而电流密度大于第一电流的第二电流流过第二晶体管的发射极。第一和第二晶体管之间的基极-发射极电压差被施加到第一电阻器上,从而提供恒定电流。第二电阻器被安置在电路的地电位一侧,且与第一电阻器串联连接。第三和第四电阻器被安置在第一和第二晶体管各自的集电极与电源电压之间。第一和第二晶体管的集电极电压被施加到CMOS差分放大电路,从而提供输出电压。此输出电压被施加到第一和第二晶体管的共通基极。
申请公布号 CN100498639C 申请公布日期 2009.06.10
申请号 CN200480038875.5 申请日期 2004.12.02
申请人 株式会社瑞萨科技 发明人 福田惠子;平木充;堀口真志;秋叶武定;市来周藏;角田英树;北川明弘
分类号 G05F3/30(2006.01)I 主分类号 G05F3/30(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 李春晖
主权项 1. 一种包括参考电压发生电路的半导体集成电路器件,它包含:第一晶体管,此第一晶体管允许第一电流在其发射极中流动;第二晶体管,此第二晶体管允许电流密度大于第一晶体管的发射极电流密度的第二电流在其发射极中流动;第一电阻,此第一电阻被提供在第一晶体管的发射极与第二晶体管的发射极之间;第二电阻,此第二电阻被提供在第二晶体管的发射极与馈自外部端子的电路地电位之间;第三电阻,此第三电阻被提供在第一晶体管的集电极与馈自外部端子的电源电压之间;第四电阻,此第四电阻被提供在第二晶体管的集电极与所述电源电压之间;以及具有CMOS构造的差分放大电路,此差分放大电路在接收到第一晶体管的集电极电压和第二晶体管的集电极电压时形成输出电压,同时将此输出电压馈送到第一晶体管和第二晶体管的共通基极,其中,利用在构成差分放大电路的CMOS电路的工艺中所形成的半导体区,来构成第一晶体管和第二晶体管,其中,半导体集成电路器件包括CMOS电路,此CMOS电路由形成在第一导电类型半导体衬底上的第一导电类型阱区和第二导电类型阱区、形成在第二导电类型阱区上的第一导电类型MOSFET以及形成在第一导电类型阱区上的第二导电类型MOSFET构成,且构成参考电压发生电路的第一晶体管和第二晶体管由具有横向结构的双极晶体管组成,此双极晶体管采用在形成构成CMOS电路的第二导电类型MOSFET的源和漏扩散层的步骤中所形成的扩散层作为集电极和发射极,并利用其上形成构成集电极和发射极的扩散层的第一导电类型阱区作为基极而工作。
地址 日本东京