采用灵敏放大器结构的主从型下降沿D触发器

摘要

采用灵敏放大器结构的主从型下降沿D触发器属于D触发器设计技术领域，其特征在于：所述触发器是一种主从型静态触发器，且整体结构对称，两个互补输出端信号翻转延时对称。所述触发器的第一级是由两个反相器相互首尾相接构成的灵敏放大器，两个相接点分别形成SALATCH_P、SALATCH_N节点，而第二级则由两个缓冲反相器、两个CMOS传输门、电位保持电路以及输出反相器依次连接而成，所述SALATCH_P、SALATCH_N分别与所述两个缓冲反相器的输入端相连。本发明具有结构简单、电路面积小、功耗低的优点，相应地，延时特性、建立时间和亚稳态时间特性得到了改善。

主权项

1、采用灵敏放大器结构的主从型下降沿D触发器，其特征在于，所述D触发器是一种主从型静态触发器，且整体结构对称，两个互补输出端信号翻转延时对称，所述D触发器含有：灵敏放大级，包括：第15反相器和第16反相器，第16反相器的输出端与第15反相器的输入端相连，构成第1中间节点；第16反相器的输入端与第15反相器的输出端相连，构成第2中间节点；第1NMOS管，第1NMOS管的源极和所述第2中间节点相连；第1NMOS管的栅极接第3中间数据信号；第1NMOS管的衬底接地；第2NMOS管，第2NMOS管的源极和所述第1中间节点相连；第2NMOS管的衬底接地；第2NMOS管的栅极接第4输入数据信号；该第4输入数据信号和所述第3中间数据信号反相；第3NMOS管，第3NMOS管的源极同时与所述第1NMOS管和第2NMOS管的漏极相连；第3NMOS管的栅极接第5时钟信号的反相信号，即第6输入信号；第3NMOS管的衬底和漏极相连后接地；第1反相器，第1反相器的输入端接第4输入数据信号，输出是第3中间数据信号，接到所述第1NMOS管的栅极；触发器输出级，含有：第4反相器，第4反相器的输入端与所述第2中间节点相连；第5反相器，第5反相器的输入端与所述第1中间节点相连；第1CMOS传输门，由一个衬底接地的NMOS管和一个衬底偏置的PMOS管两者并接而成，所述两管的源极相连后与所述第4反相器的输出端相连；第2CMOS传输门，由一个衬底接地的NMOS管和一个衬底偏置的PMOS管两者并接而成，所述两管的源极相连后与所述第5反相器的输出端相连；第0反相器，第6输入信号CKN同时接入所述第0反相器的输入端以及所述第1、第2两个CMOS传输门中PMOS管的栅极；所述第0反相器的输出端同时与所述第1、第2两个CMOS传输门中NMOS管的栅极相连；电位保持器，含有两个相互之间首尾相接的反相器，即第6反相器和第7反相器，其中，所述第6反相器的输入端和第7反相器的输出端相连后与所述第1COMS传输门中NMOS管和PMOS管的漏极相连，形成第7中间节点；所述第6反相器的输出端和第7反相器的输入端相连后与所述第2COMS传输门中NMOS管和PMOS管的漏极相连，形成第8中间节点；第2反相器，该反相器的输入端与所述第7中间节点相连，而输出端产生所述下降沿D触发器的第1输出信号；第3反相器，该反相器的输入端与所述第8中间节点相连，而输出端产生所述下降沿D触发器的第2输出信号。