发明名称 一种实现数据并串转换无缝输出的系统及方法
摘要 本发明公开了一种实现数据并串转换无缝输出的系统,包括用于提供并行数据的并行数据源模块,还包括:并行数据接收模块,包括有左右缓冲区,用于接收缓存所述并行数据,而且当右缓冲区中数据读取时,向左缓冲区中写入数据,并在右缓冲区中数据读取完成前写满左缓冲区,以用于右缓冲区中数据读取完成后,开始从左缓冲区中读取数据;并行数据输入切换控制模块,用于控制并行数据源模块选择左右缓冲区之一进行并行数据写入;串行数据输出模块,包含有输出切换,用于从所述缓冲区中读取数据并无缝输出串行数据,其中输出切换控制从左右缓冲区之一读取数据,从而实现数据并串转换无缝输出。
申请公布号 CN101441610A 申请公布日期 2009.05.27
申请号 CN200710177863.6 申请日期 2007.11.21
申请人 中兴通讯股份有限公司 发明人 郭正钧
分类号 G06F13/38(2006.01)I 主分类号 G06F13/38(2006.01)I
代理机构 代理人
主权项 1. 一种实现数据并串转换无缝输出的系统,包括用于提供并行数据的并行数据源模块,其特征在于,还包括:并行数据接收模块,包括有左右缓冲区,用于接收缓存所述并行数据,而且当右缓冲区中数据读取时,向左缓冲区中写入数据,并在右缓冲区中数据读取完成前写满左缓冲区,以用于右缓冲区中数据读取完成后,开始从左缓冲区中读取数据;并行数据输入切换控制模块,用于控制选择左右缓冲区之一写入并行数据;串行数据输出模块,包含有输出切换,用于从所述缓冲区中读取数据并输出,其中输出切换控制从左右缓冲区之一读取数据。
地址 518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦