IP包合片协处理器

摘要

一种IP包合片协处理器，包括系统计时器、计数器、系统复位器、合片处理引擎、哈希表、IP合片存储区、发送控制器、DDR接口和符合SPI-3标准的一组双向接口控制器，SPI-3接口控制器内置了FIFO缓存，用于SPI-3接口发送和接收数据缓存，以及接口与模块内部的逻辑相连；本实用新型将网络IP包的合片重组处理实现于一片芯片中，性能可以满足在千兆速率情况下无阻塞处理，并将完整的IP数据包回馈到主系统。网络IP包合片重组协处理器的接口设计遵循工业标准，有利于芯片化实现，可应用与诸如IPSec VPN等安全网关类产品，以提高系统处理性能，降低整机成本，市场推广前景良好。

主权项

1、一种IP包合片协处理器，其特征在于：所述IP包合片协处理器为合片处理模块，模块内部包括系统计时器、计数器、系统复位器RESET、合片处理引擎、哈希表HASH、IP合片存储区、发送控制器、DDR接口和符合SPI-3标准的一组双向接口控制器，SPI-3接口控制器内置了FIFO缓存，用于SPI-3接口发送和接收数据缓存，以及接口与模块内部的逻辑相连；合片处理引擎通过SPI-3输入接口接收系统传输的IP分片包信息，IP分片包无效直接从SPI-3输出接口发送到系统，如果有效，则计算HASH值，在HASH表找到一个空表项保存IP分片包信息，并将分片包信息通过DDR接口导入与HASH表项位置计算出对应的DDR存储器包缓冲区基地址暂存，当所有的分片收齐，将暂存在DDR存储器的IP数据包导入IP合片存储区相应位置，通过发送控制器经SPI-3输出接口发送到系统。