| 发明名称 | 或门逻辑电路及其形成方法 | ||
| 摘要 | 本发明涉及或门逻辑电路及其形成方法。该或门逻辑电路，包括第一输入端，接收第一输入电压信号；第二输入端，接收第二输入电压信号；第一增强型背栅氧化锌纳米线场效应晶体管，其栅电极耦接至所述第一输入端；第二增强型背栅氧化锌纳米线场效应晶体管，其栅电极耦接至所述第二输入端；第一增强型背栅氧化锌纳米线场效应晶体管的漏电极与第二增强型背栅氧化锌纳米线场效应晶体管的漏电极耦接至电压源；这两个增强型背栅氧化锌纳米线场效应晶体管的源电极耦接于一点，该点通过一电阻耦接至接地点，同时以该点作为输出端，用于输出电压信号。本发明实现基于氧化锌纳米线场效应晶体管的直接耦合场效应逻辑的或门逻辑电路。 | ||
| 申请公布号 | CN101431329A | 申请公布日期 | 2009.05.13 |
| 申请号 | CN200810227462.1 | 申请日期 | 2008.11.25 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 徐静波;张海英 |
| 分类号 | H03K19/20(2006.01)I;H03K19/0944(2006.01)I;H01L27/02(2006.01)I;H01L23/522(2006.01)I;H01L29/78(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H03K19/20(2006.01)I |
| 代理机构 | 北京市德权律师事务所 | 代理人 | 王建国 |
| 主权项 | 1、一种或门逻辑电路，其特征在于，包括：第一输入端，用于接收第一输入电压信号；第二输入端，用于接收第二输入电压信号；第一增强型背栅氧化锌纳米线场效应晶体管，其栅电极耦接至所述第一输入端；第二增强型背栅氧化锌纳米线场效应晶体管，其栅电极耦接至所述第二输入端；第一增强型背栅氧化锌纳米线场效应晶体管的漏电极与第二增强型背栅氧化锌纳米线场效应晶体管的漏电极耦接至电压源；第一增强型背栅氧化锌纳米线场效应晶体管的漏电极与第二增强型背栅氧化锌纳米线场效应晶体管的源电极耦接于一点，该点通过一电阻耦接至接地点，同时以该点作为输出端，用于输出电压信号。 | ||
| 地址 | 100029北京市朝阳区北土城西路3号中科院微电子所 | ||