高速鉴相器

摘要

一种高速鉴相器，确切说，涉及一种基于单相时钟动态CMOS技术的高速鉴相器，属于信号处理及其电路的技术领域。在传统的鉴相器的基础上，在反馈环路中添加了一个延时模块，使鉴相器工作时没有死区，用高速的D触发器替换了传统的低速的D触发器，使鉴相器工作速度快，达到900MHz。该鉴相器有工作速度高，制作容易，工作时没有死区的优点，特别适于在延迟锁定环中精确鉴别两个输入信号的相位差。

主权项

1、一种高速鉴相器，含第一D触发器(1)，第二D触发器(2)，第三或非门(NOR3)，第一D触发器(1)和第二D触发器(2)的电路结构完全相同，第三或非门(NOR3)是两输入端或非门，第一D触发器(1)有D端口、Q端口和RST端口，第二D触发器(2)有D端口、Q端口和RST端口，第三或非门(NOR3)有第五输入端(IN5)、第六输入端(IN6)和第三输出端(OUT3)，其特征在于，它还含有第一或非门(NOR1)，第二或非门(NOR2)，延时单元(Delay)，第一或非门(NOR1)和第二或非门(NOR2)都是两输入端或非门，第一或非门(NOR1)有第一输入端(IN1)、第二输入端(IN2)和第一输出端(OUT1)，第二或非门(NOR2)有第三输入端(IN3)、第四输入端(IN4)和第二输出端(OUT2)，延时单元(Delay)有第七输入端(IN7)和第四输出端(OUT4)，该鉴相器有两个输入端和两个输出端，两个输入端是A输入端(A)和B输入端(B)，两个输出端是QA输出端(QA)和QB输出端(QB)，A输入端(A)与第一D触发器(1)的D端口连接，B输入端(B)与第二D触发器(2)的D端口连接，第二输入端(IN2)、第一D触发器(1)的RST端口、第四输出端(OUT4)、第二D触发器(2)的RST端口和第四输入端(IN4)连接在一起，第一D触发器(1)的Q端口与第一输入端(IN1)连接，第二D触发器(2)的Q端口与第三输入端(IN3)连接，第五输入端(IN5)和第六输入端(IN6)分别与第一D触发器(1)的Q端口和第二D触发器(2)的Q端口连接，第三输出端(OUT3)与第七输入端(IN7)连接，第一输出端(OUT1)与QA输出端(QA)连接，第二输出端(OUT2)与QB输出端(QB)连接。