发明名称 |
数字锁相环电路和方法 |
摘要 |
锁相环电路利用数字方法至少在大范围内运行,以从多个相位分布候选时钟信号中选择其相位最靠近诸如时钟数据恢复(“CDR”)信号的另一个信号中的跃变的信号。构造并运行该电路,以避免在输出时钟信号中产生假信号,而其他方法因为改变选择候选时钟信号而导致在输出时钟信号中产生假信号。 |
申请公布号 |
CN100483946C |
申请公布日期 |
2009.04.29 |
申请号 |
CN200410002263.2 |
申请日期 |
2004.01.16 |
申请人 |
阿尔特拉公司 |
发明人 |
拉曼南德·万卡塔;钟·H.·李;亨利·陆 |
分类号 |
H03L7/08(2006.01)I;H03L7/06(2006.01)I |
主分类号 |
H03L7/08(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
冯赓宣 |
主权项 |
1. 一种用于从多个相位分布候选时钟信号中选择一个其相位最靠近另一个信号中的跃变的信号的方法,该方法包括:初步选择两个相位互相相邻的候选时钟信号,至少对于两个初步选择的信号中的一个没有其相位在该初步选择的信号与跃变之间的其他候选时钟信号;以及仅在两个初步选择的信号具有同样极性时,允许改变在该初步选择的信号之间的最终选择。 |
地址 |
美国加利福尼亚州 |