基于数学形态学的集成电路版图优化方法

摘要

本发明公开了一种利用数学形态学优化集成电路版图的方法，主要解决现有优化方法精确度低和非直观性的问题。本发明采用对不同类型的缺陷使用不同的版图优化方法，具体过程是：将待估计的集成电路各层平面版图按线网编号；对于冗余物缺陷，提取短路带权关键面积；对短路带权关键面积按线网对排序，根据排序结果，对版图进行第一次优化；对于丢失物缺陷，提取开路带权关键面积；对于开路带权关键面积，按线网排序，根据排序结果，对版图进行第二次优化。本发明具有版图优化精确度高简单易行的优点，可用于在微电子技术领域对集成电路版图的优化，进一步提升集成电路的成品率。

主权项

1. 一种基于数学形态学的集成电路版图优化方法，包括如下过程：a. 将待估计的集成电路各层平面版图按线网编号；b. 对于平面版图上各线网对，提取由冗余物缺陷引起的短路带权关键面积；c. 对所提取的短路带权关键面积按线网对排序，并依据排序顺序依次对版图进行第一次优化，即改变版图的线网对间的距离，以减少短路带权关键积；d. 对于平面版图上各线网，提取由丢失物缺陷引起的开路带权关键面积；e. 对于所提取的开路带权关键面积，按线网排序，并依据排序结果依次对版图进行第二次优化，即加宽线网，使其开路待权关键面积减少；f. 重复过程b到e，直到优化完各层平面版图为止。