降低记忆单元间耦合电阻之ＮＡＮＤ型快闪记忆阵列

摘要

在一非挥发且可重覆编程之NAND型记忆体阵列中，记忆体单元间耦合电阻系藉由形成金属矽化物嵌入件而以予降低，该金属矽化物系嵌置于该记忆体单元间耦合元件之扩散区。该扩散区包含一浅掺杂区域和一深掺杂区域。在一实施例中，该浅掺杂区域限定该记忆体单元之浮置闸极电晶体的浅源极/汲极区域。该金属矽化物嵌入件之尺寸系予以控制使其不会影响由该浅掺杂区域和该深掺杂区域所限定的隔离PN接面。在一实施例中，该矽化物嵌入件包含镍。