发明名称 |
半导体器件的制造工艺 |
摘要 |
借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生,制造了一种具有高度可靠沟槽隔离结构的半导体器件,此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶,从而优化了元件隔离沟槽的形状,并使器件更精细,且改善了器件的电学特性。 |
申请公布号 |
CN100474558C |
申请公布日期 |
2009.04.01 |
申请号 |
CN200610094395.1 |
申请日期 |
1998.02.18 |
申请人 |
株式会社日立制作所;日立超大规模集成电路系统株式会社 |
发明人 |
石冢典男;三浦英生;池田修二;铃木范夫;松田安司;吉田安子;山本裕彦;小林正道;高松朗;清水博文;福田和司;堀部晋一;野添俊夫 |
分类号 |
H01L21/762(2006.01)I |
主分类号 |
H01L21/762(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1. 一种半导体器件的制造工艺,它包含下列步骤:通过对半导体衬底执行第一氧化工艺在所述半导体衬底上形成第一氧化膜,在所述第一氧化膜上形成氮化硅膜,在所述氮化硅膜上形成光刻胶膜,清除部分所述光刻胶膜,清除所述光刻胶膜的所述被清除部分处的所述氮化硅膜和所述第一氧化膜,在清除了所述第一氧化膜的部分所述半导体衬底中,在元件隔离区中的所述半导体衬底上开挖沟槽,清除所述氮化硅膜上的另一部分所述光刻胶膜,通过从形成了沟槽的区域腐蚀所述第一氧化膜,在所述氮化硅膜下面形成5-40nm的凹陷空间,通过将所述半导体衬底热氧化到不大于使所述氮化硅膜向上弯曲变形的氧化量的程度,在所述凹陷空间中形成第二氧化膜,以及在所述沟槽中埋置第三氧化膜,清除所述半导体衬底上的所述氮化硅膜和所述第一氧化膜,并且在所述半导体衬底上形成栅介质膜和栅电极。 |
地址 |
日本东京 |