发明名称 半导体存储器件和半导体集成电路
摘要 本发明提供了一种半导体存储器件,在此半导体器件中,第三和第四晶体管被构造成垂直结构。第三晶体管被层叠在第一晶体管上,而第四晶体管被层叠在第二晶体管上,从而达致了单元面积的减小。根据施加到各个第一和第二晶体管的源电位与字线选择电平电位之间的差值变得大于或等于各个第三和第四晶体管的阈值电压的条件而设定的电压,被馈送到各个第一和第二晶体管的源电极,从而执行“0”写入补偿。
申请公布号 CN100472650C 申请公布日期 2009.03.25
申请号 CN200310118683.2 申请日期 2003.11.28
申请人 株式会社瑞萨科技 发明人 高桥保彥;田中孝征
分类号 G11C11/34(2006.01)I 主分类号 G11C11/34(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 王永刚
主权项 1. 一种半导体存储器件,它包含:用来传送数据的第一位线;与第一位线有互补电平关系的第二位线;存储区,其中,n沟道第一MOS晶体管的漏电极与n沟道第二MOS晶体管的栅电极被彼此连接以形成第一节点,且n沟道第二MOS晶体管的漏电极与n沟道第一MOS晶体管的栅电极被彼此连接以形成第二节点;p沟道第三MOS晶体管,连接在第一节点和第一位线之间,并且所述p沟道第三MOS晶体管的栅电极连接到字线;p沟道第四MOS晶体管,连接在第二节点和第二位线之间,并且所述p沟道第四MOS晶体管的栅电极连接到所述字线;以及电源电路,它能够将根据施加到n沟道第一和第二MOS晶体管中的每一个的源电位与字线选择电平电位之间的差变得大于或等于p沟道第三和第MOS晶体管中的每一个的阈值电压的条件而设定的电压,馈送到n沟道第一和第MOS晶体管中的每一个的源电极,其中,p沟道第三和第MOS晶体管被构造成垂直结构,p沟道第三MOS晶体管被层叠在n沟道第一MOS晶体管上,而p沟道第MOS晶体管被层叠在n沟道第二MOS晶体管上,其中,所述电源电路包括:连接到n沟道第一和第二MOS晶体管的源电极和地的n沟道第五MOS晶体管;以及误差放大器,用来确定由外部电源电压生成的参考电压与施加到n沟道第一和第MOS晶体管中的每一个的源电位之间的差值,并用来根据此差值而控制n沟道第MOS晶体管的导通电阻。
地址 日本东京