解码方法与解码装置

摘要

本发明涉及一种能将操作频率抑制在足以实现的范围内、并在抑制电路大小的同时容易地执行存储器存取控制的解码方法、解码装置和程序。利用对LDPC(低密度奇偶校验)码的校验矩阵元素执行行置换和列置换中的一种或两种所获得的变换校验矩阵来解码LDPC码。在这种情况下，变换校验矩阵可以表示为多个构成矩阵的组合，例如，该构成矩阵是P×P单位矩阵、其中单位矩阵的一个或多个元素1变成0的准单位矩阵、其中单位矩阵或准单位矩阵被循环移位的移位矩阵、作为至少两个单位矩阵、准单位矩阵和移位矩阵的和的和矩阵、以及P×P的0矩阵。校验节点计算部件(302)同时执行p个校验节点计算。可变节点计算部件(304)同时执行p个可变节点计算。

主权项

1. 一种解码LDPC(低密度奇偶校验)码的解码方法，所述解码方法包括：解码步骤，利用对初始校验矩阵执行行置换和列置换中的一种或两种所获得的变换校验矩阵来解码所述LDPC码，其中，利用P×P单位矩阵、其中作为单位矩阵元素的一个或多个1被0代替的准单位矩阵、其中所述单位矩阵或所述准单位矩阵被循环移位的移位矩阵、作为两个或多个所述单位矩阵、所述准单位矩阵和所述移位矩阵的和的和矩阵、以及P×P的0矩阵作为构成矩阵，所述变换校验矩阵由多个所述构成矩阵的组合表示；以及码序列置换步骤，对所述接收的LDPC码的码序列执行与对所述初始校验矩阵执行的列置换相同的列置换，并输出置换的码序列；其中，在所述解码步骤中，利用所述变换校验矩阵和所述置换的码序列来解码所述码序列。