发明名称 半导体积体电路装置
摘要 提供一种在内藏有非挥发性记忆体的半导体积体电路装置中,可以高速动作,而且可以提升记忆体之集积度的技术。具有:字元线WL;由位元线BLT、BLB构成之互补位元线;共通源极线CS、CS1、CS2;及记忆格MC,连接于上述字元线WL及上述互补位元线;上述记忆格MC具有MOS电晶体M1、M2,MOS电晶体M1、M2之闸极连接于上述字元线WL;MOS电晶体M1之汲极连接于互补位元线BLT;MOS电晶体M2之汲极连接于互补位元线BLB;MOS电晶体M1、M2之各源极,系被连接于共通源极线CS、CS1、CS2之其中之一,或者被设为浮置状态,据此而于上述记忆格MC被记忆记忆资讯。
申请公布号 TW200912934 申请公布日期 2009.03.16
申请号 TW097121109 申请日期 2008.06.06
申请人 瑞萨科技股份有限公司 发明人 加藤圭
分类号 G11C17/12(2006.01) 主分类号 G11C17/12(2006.01)
代理机构 代理人 林志刚
主权项
地址 日本