基于FPGA技术的USB接口驱动装置

摘要

一种基于FPGA技术的USB接口驱动装置，设置全局的复位端reset和外部时钟，外部时钟包括两个时钟域；USB接口驱动装置包括：数据产生模块，CRC检验模块，数据和CRC校验码的排序模块，并串转换模块，位填充模块，NRZI编码模块，数据输出模块。本发明提供一种高速数据传输、适用于实时数据采集场合的基于FPGA技术的USB接口驱动装置。

主权项

1、一种基于FPGA技术的USB接口驱动装置，其特征在于：所述的USB接口驱动装置设置全局的复位端reset和外部时钟，所述的外部时钟包括两个时钟域；所述的USB接口驱动装置包括：数据产生模块，用于当采集到reset的低电平时，产生1到20的20个数据；CRC检验模块，用于根据移位寄存器来实现，在一个时钟周期内，对对进来的8位并行数据进行了8次移位得到16位比特的CRC校验值；每一次移位进来8位中的一位数据，数据进来的顺序是从高位到低位；数据和CRC校验码的排序模块，用于把二十个有效数据的CRC校验码放到第二十个数据后面，把数据和CRC校验码同时输入到这个模块，进行排序后输出；添加同步字段和PID字段模块，用于在数据到来前，在数据前面加上80H，C3H两个8bit的头；并串转换模块，用于以输出时钟作为触发时钟，设置一个3bit取数计数器i，来一个时钟加1，当i计到7时自动回到0；当为0时从输入端取数据进行寄存，然后在每个时钟上升沿触发下，从低位到高位的顺序依次输出8个bit；位填充模块，用于将串行的数据存到RAM中，当RAM中有数据放置时，开始对RAM中的数据输出，同时设置一个计数器对数据中的1进行计数，当读到的数据是1时，计数器加1；否则清零；当计数器计到6，说明当前输出的数据已经有6个连1了，之后在六个1后面插入一个零，同时计数器清零重新计数；NRZI编码模块，用于对输出的数据进行编码，当输出数据为1时，保持前一个数据的值一个时钟；当输出数据为0时，输出值跳变；数据输出模块，用于将编码后的数据输出。