| 发明名称 | 包括双栅极堆叠结构的集成电路器件及其形成方法 | ||
| 摘要 | 本发明提供了一种包括双栅极堆叠结构的集成电路器件及其形成方法。所述集成电路器件包括半导体衬底，该半导体衬底具有第一掺杂区和第二掺杂区，该第二掺杂区具有不同于该第一掺杂区的掺杂类型。半导体衬底上的栅电极结构延伸于第一和第二掺杂区之间，该栅电极结构具有第一掺杂区中的第一高介电常数材料的栅极绝缘层以及第二掺杂区中的不同于第一高介电常数材料的第二高介电常数材料的栅极绝缘层。栅电极在栅极绝缘层上。 | ||
| 申请公布号 | CN100468736C | 申请公布日期 | 2009.03.11 |
| 申请号 | CN200510059121.4 | 申请日期 | 2005.03.24 |
| 申请人 | 三星电子株式会社 | 发明人 | 丁炯硕;李钟镐;李化成;崔在光 |
| 分类号 | H01L27/088(2006.01)I;H01L27/092(2006.01)I;H01L29/78(2006.01)I;H01L21/8234(2006.01)I;H01L21/8238(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I | 主分类号 | H01L27/088(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯 宇 |
| 主权项 | 1. 一种集成电路器件，包括:半导体衬底，该半导体衬底具有第一掺杂区和第二掺杂区，该第二掺杂区具有与所述第一掺杂区不同的掺杂类型；以及在所述半导体衬底上的栅电极结构，该栅电极结构延伸于所述第一和第二掺杂区之间，并且具有所述第一掺杂区中的第一高介电常数材料的栅极绝缘层和所述第二掺杂区中的不同于所述第一高介电常数材料的第二高介电常数材料的栅极绝缘层以及在所述栅极绝缘层上的栅电极，其中所述第一掺杂区包括NMOS器件且所述第二掺杂区包括PMOS器件，并且所述第一高介电常数材料的栅极绝缘层在所述NMOS器件的沟道区上，所述第二高介电常数材料的栅极绝缘层在所述PMOS器件的沟道区上，以及其中所述第一高介电常数材料包括铪硅氧化物和铪硅氮氧化物中的至少一种，而所述第二高介电常数材料包括铪铝氧化物和铪铝氮氧化物中的至少一种。 | ||
| 地址 | 韩国京畿道 | ||