发明名称 具有可配置结合性的快取记忆体
摘要 本发明提供一种包括具有可配置关联性的快取记忆体的处理器快取记忆体子系统。该快取记忆体可操作在全关联(fully associative)的定址模式与具有降低的关联性的直接定址模式中。该快取记忆体包括包含用以储存资料区块的复数个可独立存取的子区块的资料储存器阵列。举例来说,每个该子区块实施n向(n-way)集合关联(set associative)的快取。该快取记忆体子系统也可包括可程式化地选择该快取记忆体的关联性的许多向的快取控制器。当程式化以操作在该全关联的定址模式中时,该快取控制器可失能对于每个该可独立存取的子区块的独立存取与致能所有可独立存取的子区块的并行(concurrent)标签查找,而当程式化以操作在该直接定址模式中时,该快取控制器系可致能对于该可独立存取的子区块的一个或多个子集的独立存取。
申请公布号 TW200910100 申请公布日期 2009.03.01
申请号 TW097124049 申请日期 2008.06.27
申请人 高级微装置公司 发明人 丹尼 葛列格里D
分类号 G06F13/37(2006.01);G06F13/36(2006.01) 主分类号 G06F13/37(2006.01)
代理机构 代理人 洪武雄;陈昭诚
主权项
地址 美国