| 摘要 |
本发明提供一种半导体装置，是由使用以pMOS的闸极宽为nMOS的闸极宽的两倍之SGT的高积集、高速的至少两段以上的CMOS反相器结合电路构成。与本发明有关的半导体装置是由结合两段以上的CMOS反相器之CMOS反相器结合电路构成，第一CMOS反相器是由第一列第一行与第二列第一行的pMOS SGT与第一列第二行的nMOS SGT构成，第二CMOS反相器是由第一列第三行与第二列第三行的pMOS SGT与第二列第二行的nMOS SGT构成，连接如下的构件:藉由岛状半导体下部层连接第一列第一行与第二列第一行的SGT的汲极扩散层与第一列第二行的SGT的汲极扩散层而配线之输出端子；以及连接第一列第三行与第二列第三行的SGT的闸极与第二列第二行的SGT的闸极而配线之输入端子。 |
