发明名称 减少气相成核缺陷的高密度电浆沟填方法
摘要 一种减少气相成核缺陷的高密度电浆沟填方法,包括下列步骤。首先,提供基底于反应室中,且此基底中具有沟渠。然后,进行第一沈积步骤,于沟渠中部分地填入介电材料。接着,进行蚀刻步骤,部分地移除沟渠中的介电材料。之后,进行第二沈积步骤,于沟渠中部分地填入介电材料,其中在第二沈积步骤中所使用的反应气体包括载气、含氧气体、含矽气体与含氢气体,且在载入载气与含氧气体至反应室中并开启射频电源一段时间后,再载入含矽气体与含氢气体至反应室中。
申请公布号 TW200908215 申请公布日期 2009.02.16
申请号 TW096128823 申请日期 2007.08.06
申请人 联华电子股份有限公司 发明人 苏世芳
分类号 H01L21/762(2006.01) 主分类号 H01L21/762(2006.01)
代理机构 代理人 詹铭文;萧锡清
主权项
地址 新竹市新竹科学工业园区力行二路3号