非易失性半导体存储装置

摘要

本发明的目的在于提供一种高可靠性的非易失性半导体存储装置，该装置使用的NAND型存储器单元适于高集成化，且能实现高速写入和擦除。将多个存储器单元(1)串联连接形成存储器单元串联部(2)，该存储器单元(1)将在半导体衬底上形成的单元晶体管(Tij)和可变电阻元件(Rij)连接起来形成，可变电阻元件(Rij)由电阻值随在单元晶体管(Tij)的源、漏端子间施加电压而变化的含锰的具有钙钛矿结构的氧化物形成，配置多个存储器单元块(3)来构成存储器单元阵列，该存储器单元块(3)是在存储器单元串联部(2)的至少一端设置选择晶体管(Si)来形成的。

主权项

1.一种非易失性半导体存储装置，其特征在于：具有呈阵列状配置多个存储器单元构成的存储器单元阵列，上述存储器单元具有在半导体衬底上形成的晶体管和连接在上述晶体管的源极和漏极端子之间的可变电阻元件，其电阻值随施加的电压变化，配置多个包含将多个上述存储器单元串联连接的存储器单元串联部的存储器单元块来构成存储器单元阵列，在上述存储器单元的写入时，在上述存储器单元串联部的两端施加规定的第1写入电压，上述存储器单元串联部包含写入对象的选择存储器单元，上述选择存储器单元中的上述晶体管变为非导通状态，其漏极和源极之间施加的低于上述第1写入电压的规定的第2写入电压被直接施加在上述可变电阻元件的两端，以使上述存储器单元串联部内的上述选择存储器单元中的上述可变电阻元件的电阻值变化，非选择存储器单元中的上述晶体管变为导通状态，其漏极和源极之间施加的电压下降到比上述第2写入电压低的电压的不发生误写入的电压，并被施加在上述可变电阻元件的两端，以使上述存储器单元串联部内的不是写入对象的上述非选择存储器单元中的上述可变电阻元件的电阻值不变化。