每个存取装置具有多个记忆体单元之阻抗型记忆体架构

摘要

本发明揭示一种阻抗型记忆体结构，例如相变记忆体结构，其包括一存取装置与两个或两个以上之阻抗型记忆体单元。各记忆体单元系耦合至一整流装置以防止平行泄漏电流流经未选定记忆体单元。在阻抗型记忆体位元结构之一阵列中，堆叠来自不同记忆体位元结构之阻抗型记忆体单元，且其共用整流装置。