| 发明名称 | 形成半导体器件的源/漏区的方法 | ||
| 摘要 | 本发明提供形成半导体器件的源/漏区的方法，包括：形成光致抗蚀剂图案，通过其暴露出半导体衬底的NMOS区，并接着实施离子注入工艺从而在NMOS区的半导体衬底内形成NMOS LDD区。实施离子注入工艺从而在半导体衬底的PMOS区内形成PMOS口袋区。在PMOS栅电极图案侧壁上和NMOS栅电极图案侧壁上形成间隔壁，并且实施离子注入工艺从而在形成PMOS口袋区的半导体衬底内形成PMOS源/漏区。实施离子注入工艺从而在形成NMOS LDD区的半导体衬底内形成NMOS源/漏区。 | ||
| 申请公布号 | CN100452353C | 申请公布日期 | 2009.01.14 |
| 申请号 | CN200610084181.6 | 申请日期 | 2006.04.11 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 李东浩 |
| 分类号 | H01L21/8232(2006.01);H01L21/8238(2006.01);H01L21/265(2006.01) | 主分类号 | H01L21/8232(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 李晓舒;魏晓刚 |
| 主权项 | 1、一种形成半导体器件的源/漏区的方法，该方法包括：提供半导体衬底，该半导体衬底中定义包括第一栅电极图案的PMOS区和包括第二栅电极图案的NMOS区；在该半导体衬底之上形成第一离子注入阻挡绝缘膜，该离子注入阻挡绝缘膜覆盖该半导体衬底；形成暴露该NMOS区的光致抗蚀剂图案；进行离子注入工艺从而在该NMOS区中形成NMOS LDD区；实施将该光致抗蚀剂图案从该半导体衬底剥离的第一剥离工艺，该第一剥离工艺将该NMOS区的该第一离子注入阻挡绝缘膜减小至预定厚度，该厚度减小的第一离子注入阻挡绝缘膜用于形成第二离子注入阻挡绝缘膜；暴露该PMOS区，然后实施离子注入工艺从而在该PMOS区形成PMOS口袋区；在该第一栅电极图案的侧壁和该第二栅电极图案的侧壁上形成间隔壁；在形成包括该间隔壁的该第一栅电极图案的位置上方暴露该PMOS区，然后实施离子注入工艺从而在其中形成该PMOS口袋区的该半导体衬底内形成PMOS源/漏区；以及在形成包括该间隔壁的该第二栅电极图案的位置上方暴露该NMOS区，然后实施离子注入工艺从而在形成该NMOS LDD区的该半导体衬底内形成NMOS源/漏区。 | ||
| 地址 | 韩国京畿道 | ||