发明名称 |
薄膜晶体管阵列基板的制作方法 |
摘要 |
本发明公开了一种薄膜晶体管阵列基板的制作方法,其中此制作方法仅需进行六道或甚至更少的光罩制造工艺便可以制作出整合了彩色滤光图案的薄膜晶体管阵列基板。因此,本制作方法在实施上较为简单,并具有较低的生产成本。此外,本制作方法不需在平坦层或彩色滤光层等较厚的膜层中形成接触窗来连接像素电极与源极/漏极,因此可有效降低制造工艺的困难度。 |
申请公布号 |
CN100452363C |
申请公布日期 |
2009.01.14 |
申请号 |
CN200610115775.9 |
申请日期 |
2006.08.16 |
申请人 |
友达光电股份有限公司 |
发明人 |
游伟盛;陈建宏 |
分类号 |
H01L21/84(2006.01);H01L21/768(2006.01);H01L27/12(2006.01);H01L23/522(2006.01);G02F1/1362(2006.01) |
主分类号 |
H01L21/84(2006.01) |
代理机构 |
北京三友知识产权代理有限公司 |
代理人 |
何春兰 |
主权项 |
1.一种薄膜晶体管阵列基板的制作方法,包括:提供一基板,其中该基板上划分有多个次像素区;在该基板上形成图案化的一第一导电层、一绝缘层与一通道层,以在该基板上定义出多条相互平行的栅极配线,且每一栅极配线的一端具有一栅极端埠;在该些次像素区内形成对应的多个彩色滤光图案;移除每一栅极端埠的至少部份该绝缘层与该通道层,以暴露出该第一导电层;移除部份厚度的该些彩色滤光图案,以暴露出该些栅极配线;形成图案化的一透明电极层与一第二导电层,以定义出多条数据配线、多个电极图案与多个源极/漏极,其中该些数据配线相互平行并与该些栅极配线相交,该些电极图案对应位于该些次像素区内,该些源极/漏极对应于该些次像素区而配置于所属的该栅极配线上方,且每一源极/漏极分别连接其所对应的该数据配线与该电极图案;在该基板上形成一黑色矩阵,且该黑色矩阵至少暴露出该些电极图案;以及以该黑色矩阵为罩幕移除该些电极图案中的该第二导电层。 |
地址 |
台湾省新竹市 |