具有高介电系数偏置间件以减小外部电阻之金氧半电晶体及其制作方法

摘要

本发明提供一种具有高介电系数（high-k）间隔件之MOS电晶体及用于制作此种电晶体的方法。一个例示方法包含形成覆于半导体基板上之闸极堆叠(gate stack)以及于该闸极堆叠之侧壁周围形成偏置间隔件。该偏置间隔件系由高k介电材料所形成，使得在该偏置间隔件与该半导体基板间具有低介面陷阱密度(interface trap density)。使用该闸极堆叠与该偏置间隔件作为植入遮罩(mask)将导电率决定(conductivity-determining)杂质类型之第一离子植入该半导体基板中，用以形成间隔分离(spaced-apart)之杂质掺杂(impurity-doped)延伸部分。