| 摘要 |
<p>Digitale-Gegentakt-Treiberschaltung mit zwei von einer Daten-Steuerschaltung abwechselnd leitend gesteuerten Ausgangstransistoren (Q1, Q2), an deren gemeinsamen Verbindungspunkt (O) eine zu treibende Last angeschlossen ist. Zwischen die Steuerelektrode eines jeden der beiden Ausgangstransistoren (Q1, Q2) und die Daten-Steuerschaltung ist je eine flankensteilheitsvermindernde, freigabeabhängige Verzögerungsschaltung (V1, V2) geschaltet. Dabei ist der Ausgang einer jeden Verzögerungsschaltung (V1, V2) mit einem Freigabeeingang der jeweils anderen Verzögerungsschaltung (V2, V1) verbunden. Die Verzögerungszeiten der beiden Verzögerungsglieder (V1, V2) sind mindestens so lang wie die zeitliche Breite der steilheitsverminderten Impulsflanken.</p> |
