发明名称 |
Wafer Level Package (WLP) mit guter CTE-Eigenschaft und Verfahren zu deren Herstellung |
摘要 |
Die vorliegende Erfindung schafft eine Struktur eines Packages mit einem Substrat mit einer Höhlung zur Aufnahme eines vorgeformten Dies und/oder Anschlusskontaktpads, die in einer oberen Fläche des Substrats ausgebildet sind. Ein Die ist in der Höhlung durch Kleben aufgenommen. Eine dielektrische Schicht ist aus dem Die und dem Substrat ausgebildet. Wenigstens eine Redistributionsschicht (RDL) ist auf der dielektrischen Schicht ausgebildet und mit dem Die gekoppelt und mit dem Die über Anschlusspads gekoppelt. Eine Verbindungsstruktur, beispielsweise UBM, ist über der Redistributionsschicht ausgebildet. Leitfähige Anschlusspunke sind mit der UBM gekoppelt.
|
申请公布号 |
DE102007060313(A1) |
申请公布日期 |
2008.08.28 |
申请号 |
DE20071060313 |
申请日期 |
2007.12.12 |
申请人 |
ADVANCED CHIP ENGINEERING TECHNOLOGY INC. |
发明人 |
YANG, WEN-KUN;WANG, TUNG-CHUAN;CHOU, CHAO-NAN;LIN, CHIH-WEI |
分类号 |
H01L23/50;H01L21/60 |
主分类号 |
H01L23/50 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|