一种磁性材料逻辑电路及制作方法

摘要

本发明涉及一种磁性材料纳米结构逻辑电路，包括在在衬底上沉积磁性金属层，并刻蚀出电路布线、输入输出信号的电极及引入工作电压的电极；在电路布线中设置磁性金属纳米点接触结构和与之配合的参考电阻，其参考电阻用金属纳米线表述，并且磁性金属纳米点与金属纳米线串联之后，联入恒压电源两端，由电源、磁性金属纳米点接触结构和金属纳米线形成一个环路；金属纳米线，即参考电阻的大小与磁性金属纳米点接触结构的低电阻态的电阻大小相同，金属纳米线的长度l和线宽d符合以下的公式：R＝ρl/td。该制备方法简单，只需一次沉积过程就可以完成整个电路，从而实现了纳米逻辑电路的高效制作。

主权项

1.一种磁性材料逻辑电路，包括一带有绝缘层的衬底，在衬底上沉积磁性金属层，在磁性金属层上刻蚀出电路布线、输入输出信号的电极及引入工作电压的电极；其特征在于，还包括在电路布线中设置磁性金属纳米点接触结构和与之串联的参考电阻，所述的参考电阻为金属纳米线，并且磁性金属纳米点与金属纳米线串联之后，联入恒压电源两端，由电源、磁性金属纳米点接触结构和金属纳米线形成一个环路；参考电阻的大小与磁性金属纳米点接触结构的低电阻态的电阻大小相同，金属纳米线的长度l和线宽d符合以下的公式：R＝ρl/td；其中ρ是所用磁性金属的电阻率，t是沉积金属薄膜的厚度，R是磁性金属纳米点接触结构在低电阻态时的电阻值。