| 主权项 |
1.一种半导体装置,其特征在于包含: 第一导电型井,其形成于基板之上层; 第一导电型低浓度层,其系以数nm至10nm之深度形成 于上述井之通道部分之极表层,具有低于上述井之 杂质浓度; 高介电常数闸极绝缘膜,其形成于上述低浓度层上 ,具有高于氧化矽膜之相对介电常数; 闸极,其形成于上述高介电常数闸极绝缘膜上;及 第二导电型源极/汲极区域,其夹持上述低浓度层 而形成于上述井之上层。 2.一种半导体装置,其特征在于:其系具有n型电路 区域与p型电路区域之互补型半导体装置,且包含: p型井,其形成于n型电路区域之基板上层; n型井,其形成于p型电路区域之上述基板上层; p型低浓度层,其系以数nm至10nm之深度形成于上述p 型井之通道部分之极表层,具有低于上述p型井之 杂质浓度; n型低浓度层,其系以数nm至10nm之深度形成于上述n 型井之通道部分之极表层,具有低于上述n型井之 杂质浓度; 高介电常数闸极绝缘膜,其形成于上述p型及n型低 浓度层上,具有高于氧化矽膜之相对介电常数; 闸极,其形成于上述高介电常数闸极绝缘膜上; n型源极/汲极区域,其夹持上述p型低浓度层而形成 于上述p型井之上层;及 p型源极/汲极区域,其夹持上述n型低浓度层而形成 于上述n型井之上层。 3.一种半导体装置之制造方法,其特征在于包含: 于基板内注入第一导电型杂质而形成井之步骤; 于上述井之通道部分之极表层注入第二导电型杂 质,形成具有数nm至10nm之深度之第一导电型低浓度 层之步骤; 注入上述第二导电型杂质之后,于上述基板上形成 具有高于氧化矽膜之相对介电常数之高介电常数 闸极绝缘膜的步骤; 于上述高介电常数闸极绝缘膜上形成成为闸极之 闸极材料膜的步骤; 藉由将上述闸极材料膜及上述高介电常数闸极绝 缘膜图案化而形成闸极之步骤;及 将上述闸极作为遮罩,于上述基板注入第二导电型 杂质而形成源极/汲极区域之步骤。 4.一种半导体装置之制造方法,其特征在于:其系具 有n型电路区域与p型电路区域之互补型半导体装 置之制造方法,且包含: 于上述n型电路区域之基板上层形成p型井,于上述p 型电路区域之基板上层形成n型井之步骤; 于上述p型井之通道部分之极表层注入n型杂质,形 成具有数nm至10nm之深度之p型低浓度层之步骤; 于上述n型井之通道部分之极表层注入p型杂质,形 成具有数nm至10nm之深度之n型低浓度层之步骤; 注入上述n型及p型杂质之后,于上述基板上形成具 有高于氧化矽膜之相对介电常数之高介电常数闸 极绝缘膜的步骤; 于上述高介电常数闸极绝缘膜上形成成为闸极之 闸极材料膜之步骤; 藉由将上述闸极材料膜及上述高介电常数闸极绝 缘膜图案化,于上述n型及p型电路区域形成闸极之 步骤; 将上述闸极作为遮罩,于上述p型井注入n型杂质,于 上述n型电路区域形成n型源极/汲极区域之步骤;及 将上述闸极作为遮罩,于上述n型井注入p型杂质,于 上述p型电路区域形成p型源极/汲极区域之步骤。 5.一种半导体装置之制造方法,其特征在于:其系具 有n型电路区域与p型电路区域之互补型半导体装 置之制造方法;且包含: 于上述n型电路区域之基板上层,以11013 atoms/cm2之 剂量注入硼离子而形成p型井之步骤; 于上述p型电路区域之基板上层,以11013 atoms/cm2之 剂量注入磷离子而形成n型井之步骤; 于上述p型井之通道部分之极表层以5~81012 atoms/cm2 之剂量注入砷离子或磷离子之步骤; 于上述n型井之通道部分之极表层以3~51012 atoms/cm2 之剂量注入硼离子之步骤; 进行热处理而使注入于上述极表层之砷离子与硼 离子扩散,藉此于上述p型井之通道部分之极表层 形成具有数nm至10nm之深度之p型低浓度层,并且于 上述n型井之通道部分之极表层形成具有数nm至10nm 之深度之n型低浓度层的步骤; 进行上述热处理之后,于上述基板上形成HfAlOx膜之 步骤; 于上述HfAlOx膜上形成成为闸极之多晶矽膜的步骤; 藉由将上述多晶矽膜及上述HfAlOx膜图案化,于上述 p型及n型低浓度层上经由上述HfAlOx膜而形成闸极 之步骤; 将上述闸极作为遮罩,于上述p型井注入n型杂质,于 上述n型电路区域形成n型源极/汲极区域之步骤;及 将上述闸极作为遮罩,于上述n型井注入p型杂质,于 上述p型电路区域形成p型源极/汲极区域之步骤。 图式简单说明: 图1系用以说明本发明之实施形态1之半导体装置 的剖面图。 图2(a)至图2(f)系用以说明本发明之实施形态1之半 导体装置之制造方法的步骤剖面图。 图3系用以说明本发明之实施形态2之半导体装置 的剖面图。 图4(a)至图4(c)系用以说明本发明之实施形态2之半 导体装置之制造方法的步骤剖面图(其1)。 图5(a)至图5(c)系用以说明本发明之实施形态2之半 导体装置之制造方法的步骤剖面图(其2)。 图6(a)至图6(c)系用以说明本发明之实施形态2之半 导体装置之制造方法的步骤剖面图(其3)。 图7系表示N型通道MISFET之临限电压与闸极长度的 关系图。 图8系表示P型通道MISFET之临限电压与闸极长度的 关系图。 |
