发明名称 |
半导体器件及制造该半导体器件的方法 |
摘要 |
一种半导体器件及制造该半导体器件的方法,在包括存储区和逻辑区的半导体器件中,被埋入第一绝缘层中、并连接到逻辑晶体管扩散层的多个逻辑晶体管连接插头中的一个或多个被设置成不连接到上层中提供的第一互连。 |
申请公布号 |
CN100442511C |
申请公布日期 |
2008.12.10 |
申请号 |
CN200510074696.3 |
申请日期 |
2005.05.30 |
申请人 |
恩益禧电子股份有限公司 |
发明人 |
北村卓也;佐甲隆 |
分类号 |
H01L27/04(2006.01);H01L21/00(2006.01) |
主分类号 |
H01L27/04(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
朱进桂 |
主权项 |
1、一种半导体器件,包括:半导体衬底;存储区,所述存储区被提供在所述半导体衬底上;以及逻辑区,所述逻辑区被提供在所述半导体衬底上;其中所述存储区包括:第一晶体管,所述第一晶体管被提供在所述半导体衬底上,第一绝缘层,所述第一绝缘层覆盖所述第一晶体管,多个第一导电插头,所述多个第一导电插头连接到所述第一晶体管的扩散层并终止于所述第一绝缘层的顶面上,电容器元件,所述电容器元件被提供在所述第一绝缘层上,以及位线,所述位线被提供在所述第一绝缘层上;其中所述逻辑区包括:第二晶体管,所述第二晶体管被提供在所述半导体衬底上并被所述第一绝缘层覆盖,多个第二导电插头,所述多个第二导电插头连接到所述第二晶体管的扩散层并终止于所述第一绝缘层的顶面上,以及上部互连,所述上部互连被提供在所述第二导电插头上;其中所述多个第二导电插头包括经由至少一个导电插头连接到所述上部互连的插头;以及其中所述多个第一导电插头包括连接到所述电容器元件的插头、连接到所述位线的插头、以及既未连接到所述电容器元件也未连接到所述位线的被隔离插头。 |
地址 |
日本神奈川县 |