发明名称 |
在数据处理系统内的状态保持 |
摘要 |
通过利用电源选通可减小电力消耗,在电源选通中,电源从电路块或部分电路块被去除,以便减小泄漏电流。一个实施例使用修改的状态保持触发器,能够在电源从电路被去除或被部分去除时保持状态。另一实施例使用修改的状态保持缓冲器,能够在电源从电路被去除或被部分去除时保持状态。状态保持触发器和缓冲器可被用于在仍能减小泄漏电流的同时,允许状态保持。此外,公开了使用例如状态保持触发器和缓冲器减小供电并保持状态的多种方法。例如,在保持状态时,可使用软件、硬件或软件和硬件的组合方法进入深休眠或空闲模式。 |
申请公布号 |
CN101317329A |
申请公布日期 |
2008.12.03 |
申请号 |
CN200580014114.0 |
申请日期 |
2005.03.24 |
申请人 |
飞思卡尔半导体公司 |
发明人 |
米林德·P.·帕德耶;陈光宇;袁媛;桑杰伊·古普塔 |
分类号 |
H03K3/289(2006.01) |
主分类号 |
H03K3/289(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
康建忠 |
主权项 |
1、一种包含状态保持触发器的电路,所述触发器包含:输入和输出节点;和主锁存器和从锁存器两个锁存器,每个锁存器包括与输入和输出节点串联耦接的电路元件,第一个锁存器被配置成在电源与第二个锁存器去除耦接的电源管理模式期间保持触发器的状态。 |
地址 |
美国得克萨斯 |